

## Proiectarea subsistemelor VLSI

97-1

### Problema principală:

- gamma unei celule de bază care poate implementa funcțiile proiectate ale sistemului

### Celula de bază dictată:

- un set de criterii/reguli de omologare

Geometria celulei și criteriile de omologare dictată proiectarea circuitului de comandă care încorporează arce de porționare constituente din celule de bază

După amplasarea circuitelor de comandă rezultă un subsistem cu modul funcțional cu o notă de homodipnitate privată:

- specificitățile funcționale;
- " - geometrice
- " - de I/E - date
- " - de comandă și omologare.


Setul de arce de omologare are ca

- Medii:
- rețeauile de date,
  - rețeauile de date,
  - rețeauile de comandă.

Exemple: Proiectarea unei memorii  
de tip Stack LIFO

4102  
 Celula de gaze este concepută să realizeze operațiile: Push - Pop - Nap, în condițiile unui vas bifazic și al unui mod de operare.

Celula de gaze



Raudul de sus va fi activat pe durata lui  $E_1$ ,  
 iar raudul de jos - pe durata lui  $E_2$

Fluxul de comenzi este vertical,  
 pe țevile de metalizare, iar fluxul de  
 gaze este orizontal pe țevile de difuzie

Deplasare dreapta: PUSH

$C_1: SHR = 1$  și  $C_2: TRR = 1$


Deplasare stânga: POP

$C_2: SHL = 1$  și  $C_1: TRL = 1$



Memorare: NAP

$C_1: TRL = 1$  și  $C_2: TRR = 1$

Generarea semnalelor de comandă:  
Schema este relativ simplă și poate fi  
generată prin metode.  
Se folosește un singur cod de operație  
de un bit, aflat fie în  $C_1$  ( $op=1$ ), fie  
în  $C_2$  ( $op=2$ ).



PUSH:  $op = 1$ , în  $C_2$   
 $op = 0$ , în  $C_1$



## Proiectarea logicii combinatoriale

Sunt trei categorii de probleme

1. Se cere o cantitate mica de logică


În cazul comenzii unui circuit format dintr-o singură celulă, care poate fi multiplicată


Se folosesc metodele proiectării logice tradiționale cu circuite NAND, NOR sau, respectiv, fașă a mai folosi metodele formale de minimizare

Utilizarea portilor statice nu este recomandată deoarece

- nu conduc la forme regulate
- nu asigură aria minimă
- puteri consumate mari
- nu realizează maximizarea numărului de funcții logice pe unitate de

Soluție: Rețele formate dintr-unuzitate de țesut





2. Adous dase de problem.

Suplementarea unei funcții logice complexe pentru ca să putem să se conceapă metode de structurare topologică.

Fie circuitul TALLY cu n intrări și n+1 ieșiri





$$z_0 = \bar{x}_3 \bar{x}_2 \bar{x}_1$$

$$z_1 = \bar{x}_3 \bar{x}_2 x_1 \vee \bar{x}_3 x_2 \bar{x}_1 \vee x_3 \bar{x}_2 \bar{x}_1$$

$$z_2 = \bar{x}_3 x_2 x_1 \vee x_3 \bar{x}_2 x_1 \vee x_3 x_2 \bar{x}_1$$


$$z_3 = x_3 x_2 x_1$$





Suplementarea cordonu la structura regulata  
sub aspect topologic.

Realizarea unui concert de deplasare



$$E_1 \mid R_1 \leftarrow X$$

$$E_2 \mid R_2 \leftarrow (R_1 \mid SH(R_1)) \times (SH, SH)$$





Pentru a manipula mai mult de 3  
 variabile se vor introduce buffere separate  
 Schema este construită direct din logica  
 cu relee.

### Retele Weinberger

Prin funcția

$C_0 = ab \vee C_i(\bar{a}\bar{b} \vee \bar{a}b)$  realizată  
 cu contacte NOR




### 3. Retele logice programabile

O funcție logică complexă trebuie implementată fără a cunoaște aplicarea și structura structurii regulate. De exemplu - logica rețele negre.

Retelele programabile permit aplicarea funcțiilor logice neregulate și structurilor regulate. FL. pot fi modificate structural fără a fi necesari modificarea neuronilor și modulatorii sau o mașină PLA



Utilizarea memoriei pentru stocarea tabelilor de adăugare nu este convenabilă deoarece ocupă un volum mare.  
Scheemă bloc a unei PLA




AND-urile \$S\_1\$-\$S\_2\$ sunt realizate cu circuite NOR.

$$\begin{aligned} z_1 &= A \\ z_2 &= A \vee \bar{A}\bar{B}C \\ z_3 &= \bar{B}\bar{C} \\ z_4 &= \bar{A}\bar{B}C \vee \bar{A}BC \end{aligned}$$

funcții primare:  
\$A, \bar{A}\bar{B}C, \bar{B}\bar{C}, \bar{A}BC\$





Orice logică programabilă reconfigurabilă este construită dintr-un număr mic de elemente de circuit numeric pentru a produce ca ieșire în formă canonică și funcții

Arhitecturile în formă generală depind de următorii parametri

- numărul de intrări,
- numărul termenilor de tip produs,
- numărul de termeni
- unitatea de lungime  $\lambda$ .



AF se realizează prin intermediul unei rețele logice  
 magnetice în care rețeaua se organizează  
 o rețea de la 10000 și mai multe rețete



Semnalele de intrare  $X$  împreună cu semnalele  
 de stocare  $Y$  sunt stocate în registrele de  
 intrare  $R_i$ , pe durata lui  $\phi_1$ . Semnalele  
 se propagă prin RLP până la rețeaua  
 lui  $R_f$  care le stăchează pe durata  
 lui  $\phi_2$

Traseele create nu au nici un fel de  
 pierdere cauzată de întârzierea în RLP  
 Nr linii de rețea determină un număr  
 Automatul este sincron

$$\left. \begin{aligned} Y[kT] &= f[Y(kT), X(kT)] \\ Z[kT] &= g[Y(kT), X(kT)] \end{aligned} \right\}$$

Dacă buclele de rețea ar fi permanent active  
 automatul s-ar comporta ca un  
 masiv de funcții funcționare pe canal  
 dacă întârzierile prin circuitele de rețea

sunt suficient de scurte cu raportul cu  
perioada ceasului


Exemplele: Sinteza unui contor cu:

- trei intrări:  $x_0, x_1, x_2$
- cinci ieșiri:  $z_0, \dots, z_4$
- patru stări A, B, C, D cu diferite nume.

Valorile lui de stări

$y_0$	$y_1$	Stare
0	0	A
0	1	B
1	1	C
1	0	D

Automatul funcționează după următoarea  
organigramă / diagramă de tranziție:



Realizăm tabelul de tranziție pentru stări  
și a tabelii pentru ieșiri

Severele memorate  
cu  $R_1$  la  $R_2$

Severele memorate  $R_2-3$   
cu  $R_1$  la  $R_2$

natura	Starea de pornire		Starea de conectare				natura			
	$Y_0$	$Y_1$	$Y_0$	$Y_1$	$Z_0$	$Z_1$		$Z_2$	$Z_3$	$Z_4$
$0 \times \times$	0	0	0	0	0	0	0	1	0	$R_1$
$\times 0 \times$	0	0	0	0	0	0	0	1	0	$R_2$
$1 1 \times$	0	0	0	1	1	0	0	1	0	$R_3$
$\times \times 0$	0	1	0	1	0	0	1	1	0	$R_4$
$\times \times 1$	0	1	1	1	1	0	1	1	0	$R_5$
$1 0 \times$	1	1	1	1	0	1	0	0	0	$R_6$
$0 \times \times$	1	1	1	0	1	1	0	0	0	$R_7$
$\times 1 \times$	1	1	1	0	1	1	0	0	0	$R_8$
$\times \times 0$	1	0	1	0	0	1	0	0	1	$R_9$
$\times \times 1$	1	0	0	0	1	1	0	0	1	$R_{10}$

Reguli pentru programarea utilii logice.


1. Pentru fiecare a logică din tabelul pentru starea de conectare și pentru starea de pornire se va realiza o cale de defuzie într-ună din următoarele materiale (cauticel, metal), peste țesutul de palmier și țesutul orizontal de defuzie conectat la masă.







Pentru placul AVR sunt două reguli: PC-10

- ② Pentru frecvențe și lagre din tabele pentru rătăciră și starea prezente se bazează o colo de difuzie de la borne compensatoare a termenului produs peste rătăciră măsurată la traseul vertical de difuzie conectat la masă



- ③ Pentru frecvențe terașen egal cu 0 în tabelele rătăciră și e stării prezente se asigură o bornă anșurată de difuzie de la termenul produs la masă rătăciră și traseul de palatului compensator rătăciră directă





masura secventiale se poate realiza <sup>PCL-12</sup>  
pe o sara de  $(150\lambda)^2$

Pentru  $\lambda = 3\mu\text{m}$  (1978) (ocean  $\lambda = 0,3\mu\text{m}$ )  
sara de fi de  $(450\mu\text{m})^2 \approx 0,002\text{cm}^2$

masura contine peste 150 tranzistori  
si ocupa  $1/25$  din aria unei sari  
integrate simple ( $0,25\text{cm}^2$ )

Se trade sa realizeze la  $1/25.000$  din  
aria sarii simple integrate